## 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2002年12月 2日

出願番号 Application Number:

特願2002-350087

[ ST.10/C ]:

[JP2002-350087]

出 願 人 Applicant(s):

株式会社村田製作所

2003年 6月 6日

特 許 長 官 Commiss. ner, Japan Patent Office



## 特2002-350087

【書類名】 特許願

【整理番号】 32-1136

【提出日】 平成14年12月 2日

【あて先】 特許庁長官殿

【国際特許分類】 H01P 1/15

【発明者】

【住所又は居所】 京都府長岡京市天神二丁目26番10号 株式会社村田

製作所内

【氏名】 中野 浩之

【特許出願人】

【識別番号】 000006231

【住所又は居所】 京都府長岡京市天神二丁目26番10号

【氏名又は名称】 株式会社村田製作所

【代表者】 村田 泰隆

【電話番号】 075-955-6731

【先の出願に基づく優先権主張】

【出願番号】 特願2002-183518

【出願日】 平成14年 6月24日

【手数料の表示】

【予納台帳番号】 005304

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】

明細書

【発明の名称】

髙周波スイッチおよびそれを用いた電子装置

【特許請求の範囲】

【請求項1】 2つの端子間に設けられた主線路電極と、一端が前記主線路電極の側縁に接続されるとともに他端が接地されたスタブ線路電極と、該スタブ線路電極の幅方向に隣接して設けられたグランド電極とを備え、

前記スタブ線路電極の少なくとも一端側の側縁と前記グランド電極の間の基板部分に、前記スタブ線路電極および前記グランド電極の下まで延在する半導体活性層が形成されるとともに、

前記スタブ線路電極および前記グランド電極の間の前記半導体活性層上に前記スタブ線路電極の長手方向に沿って伸びるゲート電極が設けられることによって FET構造が形成されていることを特徴とする高周波スイッチ。

【請求項2】 前記スタブ線路電極の一端側から他端側までの側縁と前記グランド電極の間の基板部分に、前記スタブ線路電極および前記グランド電極の下まで延在する半導体活性層が形成されるとともに、

前記スタブ線路電極および前記グランド電極の間の前記半導体活性層上に前記スタブ線路電極の長手方向に沿って伸びるゲート電極が設けられることによって FET構造が形成されていることを特徴とする、請求項1に記載の高周波スイッチ。

【請求項3】 前記FET構造が、前記スタブ線路電極の両側縁に形成されていることを特徴とする、請求項1または2に記載の高周波スイッチ。

【請求項4】 前記FET構造の形成されたスタブ線路電極は、前記グランド電極とともにコプレーナウェーブガイドを形成していることを特徴とする、請求項1ないし3のいずれかに記載の高周波スイッチ。

【請求項5】 前記FET構造の形成されたスタブ線路電極は、流れる高周波信号に対して略90°の電気長になるように形成されていることを特徴とする、請求項1ないし4のいずれかに記載の高周波スイッチ。

【請求項6】 複数の前記FET構造の形成されたスタブ線路電極の一端が 、前記主線路電極の側縁に接続されていることを特徴とする、請求項1ないし5 のいずれかに記載の高周波スイッチ。

【請求項7】 2つの前記FET構造の形成されたスタブ線路電極の一端が、前記主線路電極の幅方向両側から対向して接続されていることを特徴とする、 請求項6に記載の高周波スイッチ。

【請求項8】 複数の前記FET構造の形成されたスタブ線路電極の一端が、前記主線路電極側縁に、その長手方向に関して所定の間隔を空けて接続されていることを特徴とする、請求項6に記載の高周波スイッチ。

【請求項9】 複数の前記FET構造の形成されたスタブ線路電極の一端が、前記主線路電極側縁に、その長手方向に関して流れる高周波信号に対して電気長で略90°の間隔を空けて接続されていることを特徴とする、請求項8に記載の高周波スイッチ。

【請求項10】 請求項1ないし9に記載の高周波スイッチを複数備え、該複数の高周波スイッチの一端同士を、それぞれ最も近い前記FET構造の形成されたスタブ線路電極の接続点までの高周波信号に対する電気長が略90°の主線路電極を介して互いに接続したことを特徴とする高周波スイッチ。

【請求項11】 前記ゲート電極が、前記スタブ線路電極の一端側から引き 出されていることを特徴とする、請求項1ないし10のいずれかに記載の高周波 スイッチ。

【請求項12】 請求項1ないし11に記載の高周波スイッチを用いたことを特徴とする電子装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、高周波スイッチおよびそれを用いた電子装置、特にミリ波帯の信号 のスイッチングに用いられる高周波スイッチおよびそれを用いた電子装置に関す る。

[0002]

【従来の技術】

ミリ波帯の信号の切換などに用いられるスイッチとしては、一般にPINダイ

オードを用いたスイッチが使用されるが、比較的低い周波数においてはFETを 用いたスイッチが使用されることもある。その中でも、特に高周波信号の通る線 路そのものをFETのドレインやソースとして利用するスイッチがあり、例えば 特許文献1、特許文献2、特許文献3、特許文献4などに具体例が開示されてい る。

## [0003]

特許文献1(従来例1)には、信号線路を、その幅方向に横切る複数のスリットで複数のドレイン用電極に分割するとともに、そのスリットに同じく信号線路の幅方向に伸びるソース用電極とゲート用電極(線路)を形成することによって、信号線路の一部をFETとして用いる高周波スイッチが開示されている(例えば図13)。なお、各ドレイン用電極は金属配線により接続される。そして、FETのドレイン・ソース間には、信号周波数においてFETのオフ容量と並列共振するインダクタンス素子が接続されている。

## [0004]

従来例1においては、信号線路そのものはFETが形成されている部分も含めて直流的には常に導通状態にある。そして、FETがオン状態になることによって、信号線路とグランド間に接続された回路のインピーダンスが小さくなってほば短絡状態になる。その結果、信号線路の一部が略接地状態となって高周波信号は反射され、導通が阻止される。逆にFETがオフの時には、FETのオフ容量とインダクタンス素子との並列共振によって、信号線路とグランド間に接続された回路の高周波信号の周波数におけるインピーダンスが無限大になる。これは、高周波信号の周波数においては信号線路に何も接続されていないことを意味するので、高周波信号は導通する。このようにしてスイッチ動作がなされる。

#### [0005]

特許文献2(従来例2)には、信号線路の一部(ドレイン電極として機能する)において、その長手方向に沿って隣接してグランド電極(ソース電極として機能する)が形成され、両者の隙間に信号線路の長手方向に沿って伸びるゲート電極が形成された高周波スイッチが開示されている(例えば図6)。

#### [0006]

従来例2においては、FETがオフの時には、ドレインとして動作する信号線路の一部は単なる信号線路として動作するために、高周波信号は信号線路を導通する。一方、FETがオンの時には、ドレインとして動作する信号線路の一部はグランド電極と接続されることになるため、信号線路の一部が実質的に接地されたことになり、高周波信号は反射され、導通が阻止される。

[0007]

特許文献3(従来例3)には、従来例1と同様のFET構成(図8、並列共振用のインダクタンス素子はない)と、同様の構成でFETのドレイン、ソース、ゲートが信号線路の線路方向に伸びるように構成したもの(図1)が開示されている。

[0008]

従来例3においても、FETのオン時に信号線路の一部が実質的に接地状態になって高周波信号を阻止するという点で、従来例2と同様の動作が行われる。

[0009]

そして、特許文献4(従来例4)には、信号線路の主線路に1/4波長のスタブを接続し、さらにスタブの先端をドレイン電極とするとともにソース電極を接地してFETを形成したもの(図2、図6)が開示されている。そして、FETをオン、オフすることによってスタブを1/4波長のショートスタブあるいはオープンスタブとして動作させている。

[0010]

従来例4においても、FETのオフ時にスタブが1/4波長のオープンスタブになり、信号線路の一部が高周波信号の周波数において実質的に接地状態になって高周波信号を阻止するという点で、従来例2や3と同様の動作が行われる。

[0011]

【特許文献 1 】

特開平6-232601号公報

【特許文献2】

特開平10-41404号公報

【特許文献3】

特開2000-294568号公報

#### 【特許文献4】

特開2000-332502号公報

## [0012]

#### 【発明が解決しようとする課題】

ところで、従来例1においては、FETのオン時の導通抵抗を小さくする必要があるが、そのためには信号線路の分割数を増やしてゲート電極の数を増やしてFETの総ゲート幅を大きくする必要がある。総ゲート幅を大きくすると必然的にFETのオフ容量が大きくなるために、それにしたがって並列共振のためのインダクタンス素子のインダクタンス値を小さくする必要がある。しかしながら、インダクタンス値の精度を保ったままインダクタンス素子の形状を小さくするのには限界がある。そして、信号周波数が高くなるほどインダクタンス値を小さくする必要があるため、この構成は信号周波数が高くなるほど使用しにくくなるという問題を含んでいる。

#### [0013]

一方、従来例2においては、共振現象を利用していないために上記のような信号周波数が高くなると使用しにくくなるという問題はない。しかしながら、従来例1においては、信号線路の中のスイッチオン時に高周波信号が流れる主線路自身がFETのドレイン電極となっている。ドレイン電極は少なくとも一部が半導体活性層上に形成されるために、これは主線路の一部が半導体活性層上に形成されるということを意味する。この半導体活性層にも線路の一部として高周波信号が流れるが、半導体活性層はドレイン電極に比べると抵抗の高い導体であるために、これは主線路の抵抗が大きくなることを意味する。したがって、従来例1のような主線路自身がFETのドレイン電極になっているスイッチにおいては、それが主線路の挿入損失を増加させる原因になるという問題もある。

#### [0014]

また、FETの単位長さあたり(単位ゲート幅あたり)のオン抵抗は、FETの断面構造を変更することで低減することができるが、これは必ずしも容易ではない。そして、単位長さあたりのオン抵抗を変えられない場合には、FETオン

時に主線路を十分に接地させるためにはFETのゲート幅を大きくする必要がある。FETのゲート幅を大きくするということは信号線路の長手方向にゲート電極を伸ばすということを意味し、これは同時にドレイン電極が長くなることを意味する。これはスイッチが主線路の長手方向に大型化することを意味する。そして、ドレイン電極は半導体活性層上に形成された高周波信号が流れる主線路でもあるため、上述したような主線路の挿入損失を増加させる傾向をさらに強めることになる。

[0015]

次に、従来例 3 は、従来例 1 と基本的な構成は同じであり、同様の問題を有している。

[0016]

最後に、従来例4においては、高周波信号の流れる主線路はドレイン電極にはなっていないので、スイッチオン時の挿入損失が増えるという問題はない。しかしながら、スタブの端部を十分に低い抵抗値で接地させるためにはFETのゲート幅を長くする必要がある。そして、FETのゲート幅を長くすると、FETのオフ時におけるドレイン・ソース間の容量が増える。これは、FETのオフ時にオープンスタブの先端とグランドとの間に大きな容量が存在することを意味する。オープンスタブの先端に大きな容量が存在すると、オープンスタブの共振周波数は低下するため、ショートスタブのときの共振周波数とは異なるものになる可能性が高い。オープンスタブとショートスタブの共振周波数を同じにできないということはスイッチとして正常に機能しないということを意味し、大きな問題となる。

[0017]

本発明は上記の問題点を解決することを目的とするもので、高い周波数まで利用でき、スイッチオン時の挿入損失が少なく、しかもスイッチオフ時の信号遮断性能の高い高周波スイッチおよびそれを用いた電子装置を提供する。

[0018]

【課題を解決するための手段】

上記目的を達成するために、本発明の高周波スイッチは、2つの端子間に設け

られた主線路電極と、一端が前記主線路電極の側縁に接続されるとともに他端が接地されたスタブ線路電極と、該スタブ線路電極の幅方向に隣接して設けられたグランド電極とを備え、

前記スタブ線路電極の少なくとも一端側の側縁と前記グランド電極の間の基板部分に、前記スタブ線路電極および前記グランド電極の下まで延在する半導体活性層が形成されるとともに、前記スタブ線路電極および前記グランド電極の間の前記半導体活性層上に前記スタブ線路電極の長手方向に沿って伸びるゲート電極が設けられることによってFET構造が形成されていることを特徴とする。

## [0019]

さらには、前記スタブ線路電極の一端側から他端側までの側縁と前記グランド電極の間の基板部分に、前記スタブ線路電極および前記グランド電極の下まで延在する半導体活性層が形成されるとともに、前記スタブ線路電極および前記グランド電極の間の前記半導体活性層上に前記スタブ線路電極の長手方向に沿って伸びるゲート電極が設けられることによってFET構造が形成されていることを特徴とする。

## [0020]

また、前記FET構造が、前記スタブ線路電極の両側縁に形成されていることを特徴とする。

#### [0021]

また、前記FET構造の形成されたスタブ線路電極は、前記グランド電極とと もにコプレーナウェーブガイドを形成していることを特徴とする。

#### [0022]

そして、前記FET構造の形成されたスタブ線路電極は、流れる高周波信号に対して略90°の電気長になるように形成されていることを特徴とする。

## [0023]

また、本発明の高周波スイッチは、複数の前記FET構造の形成されたスタブ 線路電極の一端が、前記主線路電極の側縁に接続されていることを特徴とする。

## [0024]

また、2つの前記FET構造の形成されたスタブ線路電極の一端が、前記主線

路電極の幅方向両側から対向して接続されていることを特徴とする。

[0025]

あるいは、複数の前記FET構造の形成されたスタブ線路電極の一端が、前記主線路電極側縁に、その長手方向に関して所定の間隔を空けて接続されていることを特徴とする。さらには、複数の前記FET構造の形成されたスタブ線路電極の一端が、前記主線路電極側縁に、その長手方向に関して流れる高周波信号に対して電気長で略90°の間隔を空けて接続されていることを特徴とする。

[0026]

また、本発明の高周波スイッチは、上記の高周波スイッチを複数備え、該複数の高周波スイッチの一端同士を、それぞれ前記FET構造の形成されたスタブ線路電極の接続点までの高周波信号に対する電気長が略90°の主線路電極を介して互いに接続したことを特徴とする。

[0027]

また、本発明の高周波スイッチにおいては、前記ゲート電極が、前記スタブ線 路電極の一端側から引き出されていることを特徴とする。

[0028]

そして、本発明の電子装置は、上記の高周波スイッチを用いたことを特徴とする。

[0029]

このように構成することにより、本発明の高周波スイッチにおいては、高い周波数まで利用でき、スイッチオン時の挿入損失が少なく、しかもスイッチオフ時の信号遮断性能が高くなる。

[0030]

また、本発明の電子装置においては、低消費電力化や誤動作の低減を図ることができる。

[0031]

【発明の実施の形態】

図1に、本発明の高周波スイッチの一実施例の平面図を示す。また図2に、図1のA-A断面拡大図を示す。

## [0032]

図1において、高周波スイッチ10は、半導体基板11上に形成されたコプレーナウェーブガイドからなる主線路17とスタブ18を有する。主線路17は主線路電極12およびその幅方向両側に形成されたグランド電極16からなり、一端および他端はそれぞれ端子13および14に接続されている。スタブ18は、スタブ線路電極15およびその幅方向両側に形成されたグランド電極16からなり、一端が主線路17に接続され、他端がグランド電極16に接続されることによって接地されている。より正確に言えば、スタブ18は、そのスタブ線路電極15の一端が主線路17の主線路電極12の側縁に接続され、他端がグランド電極16に接続されている。さらに、スタブ18のスタブ線路電極15の長さは、スタブ18に流れる高周波信号に対して90°の電気長になるように設定されている。

#### [0033]

半導体基板11には、スタブ18の一端から他端にかけてのスタブ線路電極15とグランド電極16の間において半導体活性層19が形成されている。半導体活性層19はスタブ線路電極15やグランド電極16の下まで延在している。なお、半導体基板11の半導体活性層19が形成されている部分以外は実質的に絶縁体となっている。

## [0034]

スタブ18のスタブ線路電極15とグランド電極16の間において、半導体活性層19上にはスタブ線路電極15の長手方向に沿って伸びるゲート電極20が形成されている。ゲート電極20はスタブ線路電極15の他端側からゲート電圧入力端子21に接続されている。ゲート電極20からゲート電圧入力端子21に達するまでの配線にグランド電極16と重なる部分があるが、この領域においては両者は間に絶縁層を介するなどして絶縁されているものとする。ゲート電極20は、図1においては線で表記されているが、実際には図2に示すようにある程度の幅を持った電極である。

## [0035]

また、図1および図2においては、主線路電極12は全て半導体基板11上に

直接形成されているが、半導体基板11の非活性部分は必ずしも十分な絶縁体と は限らないので、不要なリークを防止するために主線路電極12と半導体基板1 1との間に絶縁膜を設けることが望ましい。

[0036]

図2のA-A断面拡大図に示すように、半導体活性層19の形成された領域においては、ゲート電極20を挟んで両側に電極が形成されていることから、全体としてFET構造となっていることがわかる。その際、スタブ線路電極15をドレインとすればグランド電極16がソースになる。もちろん逆でも構わない。なお、ゲート電極15と半導体活性層19との接続はショットキ接続にしておき、線路電極15やグランド電極16と半導体活性層19との接続はオーミック接続にしておく必要がある。そして、ゲート電極20の下の半導体活性層19中には空乏層22が形成される。

[0037]

このように構成された高周波スイッチ10において、ドレインとソース(スタブ線路電極15とグランド電極16)の直流電位を例えば0Vにしておき、さらにゲート電極20の直流電位を0Vに設定すると、ゲートがドレインおよびソースに対してバイアスされない状態になって空乏層22が小さくなるためにドレインとソースは半導体活性層19を介してスタブ線路電極15の長手方向全体に渡ってほぼ短絡される。

[0038]

この状態における高周波スイッチ10の等価回路を図3に示す。図3において、Rstはスタブ線路電極15の単位長さあたりの抵抗成分であり、Ronはスタブ線路電極15の単位長さあたりのFET部分のオン抵抗である。RstやRonは小さい値であり、しかも直列及び並列に多数のRstやRonを有するため、高周波スイッチ10は等価的には図4に示すように、主線路電極12がスタブ線路電極15のスタブ線路電極15の付根部分(主線路電極12と接続された位置)で実質的にグランド電極16と短絡されたものとなる。すなわち、主線路17が、その途中で接地された状態になる。

[0039]

この状態においては、高周波スイッチ10を流れる高周波信号は、この接地点でほぼ全反射され一端から他端へ伝搬されなくなる。すなわち、端子13と14の間はオフ状態になる。

[0040]

一方、ドレインとソース(スタブ線路電極15とグランド電極16)の直流電位を例えば0Vにしておき、さらにゲート電極20の直流電位を例えば-3Vに設定すると、ゲートがドレインおよびソースに対して逆バイアス状態になるために空乏層22が大きくなって半導体活性層19が分断され、ドレインとソースは遮断される。

[0041]

この状態における高周波スイッチ10の等価回路を図5に示す。FET部分が 遮断されるために、高周波スイッチ10は主線路電極12に単にスタブ線路電極 15が接続されただけのものになる。そして、スタブ線路電極15は、流れる高 周波信号に対して90°の電気長を有する他端短絡のスタブであるため、主線路 電極12との接続点からスタブを見ると理想的には無限大のインピーダンスにな る。そのため、高周波スイッチ10は信号周波数においては等価的には図6に示 すように主線路電極12のみからなるものとなる。

[0042]

この状態においては、高周波スイッチ10を流れる高周波信号は自由に伝搬できる。すなわち、端子13と14の間はオン状態になる。

[0043]

このように、高周波スイッチ10においては、ゲート電極20に印加する直流 電圧によって端子13と端子14の間でスイッチ動作をさせることができる。

[0044]

ここで、図7に高周波スイッチ10のオン時およびオフ時における通過特性S21および反射特性S11を示す。図7において、実線が高周波スイッチ10がオンの時の特性で、破線がオフの時の特性である。

[0045]

図7よりわかるように、高周波スイッチ10がオンの時には、高周波信号の周

波数である $76\,\mathrm{GHz}$ において通過特性 $\mathrm{S}\,2\,1$ は非常に小さくなり、反射特性  $\mathrm{S}\,1\,1$ は約 $-\,3\,5\,\mathrm{d}\,B$ となって、十分な信号通過特性が得られている。一方、高周波スイッチ $1\,0$ がオフの時には、 $76\,\mathrm{GHz}$ において通過特性 $\mathrm{S}\,2\,1$ が約 $-\,8\,\mathrm{d}\,B$ 、反射特性  $\mathrm{S}\,1\,1$ が約 $-\,4\,\mathrm{d}\,B$ となって、ほぼ満足できるな信号遮断特性が得られている。

## [0046]

このように構成された高周波スイッチ10においては、FETの一部として利用されているのはスタブ線路電極15だけで、主に高周波信号の流れる主線路電極12はFETの一部にはなっていない。そのため、従来例1ないし3のような、スイッチオン時に高周波信号が半導体活性層からなる抵抗の高い導体を流れるために主線路の挿入損失が増加するという問題は発生しない。

## [0047]

また、スタブ線路電極15は主線路電極12に対して直交する方向に伸びるため、従来例2のようなスイッチが主線路の長手方向に大型化するという問題も発生しない。

## [0048]

さらに、スタブ線路電極15はFETがオフの時にはショートスタブとして機能するがFETがオンの時にはスタブとしては機能しない。すなわち、FETがオンの時に主線路電極12の一部が接地されるのは、共振によるものではない。そのため、スタブ線路電極15の長さはFETがオフの時に90°の電気長を有するショートスタブとして動作することだけを考えて設定すればよく、FETがオンの時のことは考慮する必要はない。したがって、従来例4のような問題も発生しない。

## [0049]

また、主線路電極12の一部の接地に共振を利用しないということは、接地状態が特定の信号周波数でのみ有効であるというような周波数特性を有していないということを意味する。そのため、FETがオンになって高周波スイッチ10がオフになるときには、広い周波数範囲でオフ状態が維持されることになる。すなわち、高いアイソレーション特性が得られる。

#### [0050]

なお、ここでのアイソレーション特性とは、スイッチオフ時のS21を意味し、これがデシベル表示で大きいほど(絶対値で小さいほど)アイソレーション特性が優れているとみなす。

#### [0051]

従来例4の場合にはスイッチオフの時に共振によって主線路電極の一部を接地 ことよりわかるように特定の周波数に限定して高周波スイッチとして動作するの で、この点においても本発明の高周波スイッチ10は優れた性能を備えている。 なお、高周波スイッチがオンの時に関しては、本発明も従来例4もともにスタブ の共振を利用しているため、性能的な差はない。

#### [0052]

ところで、図1に示した高周波スイッチ10において、FETがオンの時に主線路電極12をスタブ線路電極15の接続された位置で実質的に接地するためには、スタブ線路電極15の一端から他端にかけての全体にFETが形成されている必要はない。少なくともスタブ線路電極15の一端側、すなわち主線路電極12と接続されている側がある程度の長さに渡ってFETになっていて、FETオン時に十分に低い抵抗値で接地できれば十分である。

## [0053]

そこで図8に、本発明の高周波スイッチの別の実施例の平面図を示す。図8において、図1と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。なお、FET部分の断面図については図2と同じであるため省略する。

#### [0054]

図8に示した高周波スイッチ30は、高周波スイッチ10におけるスタブ18 に代えてスタブ31を有する。スタブ31において、半導体活性層32はスタブ31の一端側約半分におけるスタブ線路電極15とグランド電極16の間に形成されている。そして、スタブ31のスタブ線路電極15とグランド電極16の間において、半導体活性層32上にはスタブ線路電極15の長手方向に沿って伸びるゲート電極33が半導体活性層32を横切って形成されている。ゲート電極33はゲート電圧入力端子21に接続されている。なお、ゲート電極33は半導体 活性層32上だけでなく、スタブ線路電極15とグランド電極16の間の半導体 活性層になっていない部分の上にも形成されているが、半導体活性層32上以外 に形成された部分はFETとして動作せず単なる信号線路として機能するので、 ここではゲート電極とはみなさない。

## [0055]

このように構成された高周波スイッチ30においても、FET構造になっている部分は高周波スイッチ10の場合と同じように動作する。そこで、FETをオンにしたときの高周波スイッチ30の等価回路を図9に示す。図9において、図3と同一もしくは同等の部分には同じ記号を付している。

#### [0056]

図9において、スタブ線路電極15のうちのFETの一部になっていない部分は線路15'として残っているが、主線路電極12と接続されている一端側は高周波スイッチ10の場合と同様に多数の多数のRstやRonを介してグランド電極16と接続された状態になっている。したがって、高周波スイッチ30は高周波スイッチ10と同様に等価的には主線路電極12がスタブ線路電極15の付根部分で実質的に接地されたものとなる。すなわち、主線路17が、その途中で接地された状態になる。

#### [0057]

そして、この状態においては、高周波スイッチ30を流れる高周波信号は、この接地点でほぼ全反射され一端から他端へ伝搬されなくなる。すなわち、端子13と14の間はオフ状態になる。

#### [0058]

一方、FETがオフの時には、FET部分が遮断されるために、高周波スイッチ30は主線路電極12に単にスタブ線路電極15が接続されただけのものになる。そして、スタブ線路電極15は、流れる高周波信号に対して90°の電気長を有する他端短絡のスタブであるため、高周波スイッチ30は信号周波数においては等価的には主線路電極12のみからなるものとなる。

## [0059]

この状態においては、高周波スイッチ30を流れる高周波信号は自由に伝搬で

きる。すなわち、端子13と14の間はオン状態になる。

[0060]

なお、ゲート電極の長さ(ゲート幅)は、スタブ線路電極15の一端側においてFETオン時にグランド電極16との十分な短絡状態を実現できる長さであればよい。したがって、高周波スイッチ30のようなスタブ線路電極の長さの半分に限定されるものではなく、半分以下でも半分以上でも構わない。

[0061]

また、FETオフ時には、ドレインとソース間にはオフ容量が分布的に存在する。そのため、スタブ線路電極15とグランド電極16の間の分布容量は、半導体活性層32の存在する部分と存在しない部分で異なる。また、線路電極15の分布的なインダクタンス成分も半導体活性層上に位置するかどうかで厳密には異なる。そのため、スタブ31においては場所によって特性インピーダンスが異なることも考えられる。したがって、スタブ31の長さや幅はこのようなスタブ31の特性インピーダンスの部分的な変化も考慮して決定する必要がある。

[0062]

実際問題として、この場合のスタブは、スタブ線路電極の全長だけでなく、FET部分とそうでない部分とでスタブ線路電極の幅を変えたり、グランド電極との間隔を変えたりして電気長を調整することも十分に考えられる。

[0063]

ところで、高周波スイッチ30においては、高周波スイッチ10に比べてゲート電極の長さであるゲート幅が短い。そのため、FET部分のドレイン・ソース間に形成されるオフ容量も小さくなる。このオフ容量は高周波スイッチ10や30のスイッチング動作の速さを決める時定数に関係する。すなわち、オフ容量が小さいほど時定数が小さくなりスイッチング動作が速くなる。したがって、高周波スイッチ30は高周波スイッチ10に比べて高速なスイッチング動作に対応できるというすぐれたメリットを備えている。

[0064]

また、一般的にゲート電極は直線状に形成されるのが普通で、ゲート電極を折り曲げて形成するのは必ずしも容易ではない。そのため、高周波スイッチ10に

おいては、スタブ18のスタブ線路電極15は直線状に形成せざるを得ない。この場合、高周波スイッチの小型化が難しくなる可能性がある。

## [0065]

これに対して高周波スイッチ30においては、ゲート電極33はスタブ線路電極15の一端側のみに沿って形成されていればよい。そのため、図10に概略図で示すように、スタブ線路電極15におけるゲート電極33の形成されていない他端側を折り曲げることが可能になる。そして、これによって高周波スイッチの小型化が可能になる。

#### [0066]

このように、高周波スイッチ30においては、高周波スイッチ10と比較して 、より高速なスイッチング動作ができ、またスタブを折り曲げることができるた めにさらなる小型化を図ることができるというメリットを備えている。

#### [0067]

なお、高周波スイッチ10や高周波スイッチ30においては、スタブ線路電極の両側にFET構造を形成しているが、片側のみに形成しても構わない。この場合はFETオン時の抵抗値が少し大きくなるが、この点を除けば上述の実施例とほぼ同様の作用効果を奏することができる。

#### [0068]

また、高周波スイッチ10や高周波スイッチ30においては、主線路やスタブが対称形のコプレーナウェーブガイドであるとして、スタブにおいては対称形のコプレーナウェーブガイドのためのグランド電極をFETのソース電極として利用していた。しかしながら、主線路やスタブは対称形のコプレーナウェーブガイドに限られるものではなく、例えばグランド電極が片側にしかない非対称型のコプレーナウェーブガイドでもよい。あるいは、マイクロストリップ線路などの線路電極に沿ったグランド電極を備えていない他の伝送線路であっても構わない。但し、その場合にはスタブ線路電極に隣接してグランド電極を別途設ける必要がある。また、それと同時に、隣接して形成されるグランド電極によってスタブの特性インピーダンスが理想的なマイクロストリップ線路の場合に比べて変化するため、スタブ線路電極の長さを決める際には、その点を考慮する必要がある。但

し、これらの点を除けば、高周波スイッチとしては上述の実施例とほぼ同様の作 用効果を得ることができる。

## [0069]

以下、上述のFET構造が形成されたスタブを利用した高周波スイッチの他の 実施例について説明する。なお、以下の実施例においては、高周波スイッチ30 におけるスタブ構造を採用するが、もちろん高周波スイッチ10におけるスタブ 構造でも構わないものである。

### [0070]

まず、図11に、本発明の高周波スイッチのさらに別の実施例の概略図を示す。図11は特徴部分のみを示すために簡略化した図で、図1と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。

#### [0071]

図11に示した高周波スイッチ40において、41、42はFET構造が形成 されたスタブのスタブ線路電極を意味している。線路の両側の線はゲート線路を 意味している。なお、グランド電極やゲート電圧入力端子については記載を省略 している。

#### [0072]

図11に示すように、高周波スイッチ40においては、2つのスタブ線路電極41、42が、主線路電極12の側縁に幅方向両側から互いに対向して設けられている。このように構成された高周波スイッチ40において、スタブ線路電極41、42を含むスタブは、それぞれ高周波スイッチ30におけるスタブ31と同じ機能を果たす。

#### [0073]

そのため、高周波スイッチ40のオン・オフに対応して2つのスタブのFETを同時にオフ・オンさせることによって、高周波スイッチオフ時に主線路電極12をその途中で接地した状態にすることができる。しかも、高周波スイッチ30の場合は主線路電極12の所定の位置の片側の側縁だけが接地されたのに対して、高周波スイッチ40においては主線路電極12の所定の位置の両側の側縁が同時に接地される。これは、その点が高周波スイッチ30の場合に比べて半分の抵

抗値を介して接地されることを意味し、高周波スイッチ40のオフ時の遮断状態をより完全なものにできることを意味する。すなわち、アイソレーション特性を さらに向上させることができる。

#### [0074]

また、見方を変えれば、もしも接地抵抗が同じで構わないのであれば、各スタブのゲート電極の長さ(ゲート幅)をより短くできることを意味する。ゲート幅を短くできるということは、上述のようにスイッチング動作をさらに高速化できることを意味する。また、スタブ線路電極41、42の中のゲート電極が形成されているために直線状でなければならない部分が短くなり、スタブ形状の自由度が増し、高周波スイッチのさらなる小型化を図れることを意味する。

#### [0075]

このように、高周波スイッチ40においては、オフ時の高周波信号の遮断性能 をさらに向上させることができ、あるいはスイッチング動作を高速化させたり小 型化を図ったりすることができる。

#### [0076]

また、図12に、本発明の高周波スイッチのさらに別の実施例の概略図を示す。図12は特徴部分のみを示すために簡略化した図で、図1と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。

#### [0077]

図12に示した高周波スイッチ50において、51、52はFET構造が形成 されたスタブのスタブ線路電極を意味している。線路の両側の線はゲート線路を 意味している。なお、グランド電極やゲート電圧入力端子については記載を省略 している。

#### [0078]

図12に示すように、高周波スイッチ50においては、2つのスタブ線路電極51、52が、主線路電極12の片側の側縁の、主線路電極12の長手方向に電気長で90°離れた位置に接続して設けられている。このように構成された高周波スイッチ50において、スタブ線路電極51、52を含むスタブは、それぞれ高周波スイッチ30におけるスタブ31と同じ機能を果たす。

#### [0079]

そのため、高周波スイッチ 5 0 のオン・オフに対応して 2 つのスタブの F E T を同時にオフ・オンさせることによって、高周波スイッチオフ時に主線路電極 1 2 をその途中の 2 カ所で接地した状態にすることができる。このように 2 カ所を接地することによって、各スタブのゲート電極の長さが短くて 1 カ所の接地では必ずしも十分ではないような場合でも、より完全に高周波信号を反射させて高周波スイッチ 5 0 を遮断させることができる。しかも、2 つのスタブが主線路電極 1 2 の長手方向に電気長で 9 0°離れた位置に接続して設けられているため、一方のスタブから見た他方のスタブのインピーダンスは無限大となり、実質的には見えなくなるため、一方のスタブでの反射信号が他方のスタブの特性、特に接地 状態に悪影響を与えることがない。

#### [0080]

ここで、図13に、高周波スイッチ50のオン時およびオフ時における通過特性S21および反射特性S11を示す。図13において、実線が高周波スイッチ50がオンの時の特性で、破線がオフの時の特性である。

#### [0081]

図13よりわかるように、高周波スイッチ50がオンの時には、高周波信号の周波数である76GHzにおいて通過特性S21は損失が非常に小さくなって0dBに近くなり、反射特性S11は-40dB以下となって、十分な信号通過特性が得られている。一方、高周波スイッチ50がオフの時には、76GHzにおいて通過特性S21が約-19dB、反射特性S11が約-4dBとなって、高周波スイッチ10に比べて通過量がさらに少なくなり、十分な信号遮断特性が得られている。

## [0082]

このように、高周波スイッチ50においては、スイッチオフ時の遮断特性をさらに向上させることができる。

#### [0083]

なお、高周波スイッチ50においてはFET構造が形成されたスタブを2つ用いているが、各スタブが主線路電極12の長手方向に電気長で90°ずつ離れた

位置に接続して設けられるのであれば、スタブの数は3つ以上でも構わないものである。

[0084]

また、高周波スイッチ50においては、各スタブは主線路電極12の片側の側縁のみに接続して設けられているが、それぞれどちら側の側縁に接続して設けられていても構わないものである。

[0085]

ところで、高周波スイッチ50においては、相互の影響を避けるために2つの スタブを主線路電極12の長手方向に電気長で90°離れた位置に接続して設け るとしたが、各スタブをさらに近接して設けたものも考えられる。

[0086]

そこで、図14に、本発明の髙周波スイッチのさらに別の実施例の概略図を示す。図14も特徴部分のみを示すために簡略化した図で、図1と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。

[0087]

図14に示した高周波スイッチ60において、61、62、63、64はいずれもFET構造が形成されたスタブのスタブ線路電極を意味している。線路の両側の線はゲート線路を意味している。なお、グランド電極やゲート電圧入力端子については記載を省略している。

[0088]

図14に示すように、高周波スイッチ60においては、4つのスタブ線路電極 61、62、63、64が、主線路電極12の片側の側縁の、それぞれ主線路電極12の長手方向に電気長で16°離れた位置に接続して設けられている。各スタブ線路電極の長さは、信号周波数において電気長で110°に設定されている。また、主線路の特性インピーダンスは75 $\Omega$ に、スタブの特性インピーダンスは35 $\Omega$ に設定されている。このように構成された高周波スイッチ60において、スタブ線路電極61、62、63、64を含むスタブは、それぞれ高周波スイッチ30におけるスタブ31と同じ機能を果たす。

[0089]

高周波スイッチ60においても、そのオン・オフに対応して4つのスタブのFETを同時にオフ・オンさせることによって、高周波スイッチオフ時に主線路電極12をその途中の4カ所で接地した状態にすることができる。このように4カ所を接地することによって、2カ所の場合よりもさらに接地状態を十分なものにして、より完全に高周波信号を反射させて高周波スイッチ60を遮断させることができる。

#### [0090]

なお、高周波スイッチ60においては、主線路電極12の長手方向に関する各スタブの間隔が16°となっている。そのため、各スタブが相互に見えなくなって相互の悪影響を避けられるというメリットはない。しかしながら、逆に、FETオフ(スイッチオン)時における反射特性において周波数帯域が広がって他の周波数でも整合が取れるようになるというメリットがある。また、スタブの間隔が短いために高周波スイッチの長手方向のサイズを小さくすることができる。さらに、主線路の長さが短くなるためにスイッチオン時の挿入損失の低減を図ることができる。

#### [0091]

また、スタブの数が多いために、FETオン時における、各スタブ間での高周 被信号の反射と各スタブの接地抵抗とによって、各スタブにおける電力消費が増 えてスイッチオフ時の挿入損失が大きくなるというメリットがある。

#### [0092]

ここで、図15に、高周波スイッチ60のオン時およびオフ時における通過特性S21および反射特性S11を示す。図15において、実線が高周波スイッチ60がオンの時の特性で、破線がオフの時の特性である。

#### [0093]

図15よりわかるように、高周波スイッチ60がオンの時には、高周波信号の周波数である76GHzにおいて通過特性S21は損失が非常に小さくなって0dBに近くなり、反射特性S11は広い帯域で-15dB以下となって、十分な信号通過特性が得られている。一方、高周波スイッチ60がオフの時には、76GHzにおいて通過特性S21が約-33dB、反射特性S11が約-3dBと

なって、高周波スイッチ 1 0 に比べて通過量が大幅に少なくなり、十分な信号遮断特性が得られていることがわかる。

[0094]

なお、スイッチオン時の反射特性S11において谷が2つ存在するのはスタブの数を多くしているからである。この谷の周波数、間隔、谷と谷の間の反射量などの特性は、スタブ間隔、スタブの長さや特性インピーダンス、主線路の特性インピーダンスを適宜調整することによって設定できる。高周波スイッチ60においてスタブ長さを電気長で110°に設定したのはこのためである。

[0095]

このように、高周波スイッチ60においては、オフ時の遮断特性をさらに向上 させることができる。

[0096]

なお、高周波スイッチ60においては、スタブ間の間隔を16°としているが、これは1つの例であって、必要に応じて自由に設定して構わない。また、スタブの数についても2つ以上であれば自由に設定して構わない。

[0097]

さらに、高周波スイッチ60においては、主線路電極12の片側側縁のみにスタブを接続しているが、例えば図16に示す高周波スイッチ70のように両側側縁にスタブを接続しても構わない。特に、高周波スイッチ70のように交互にスタブを接続する場合には、片側側縁のみにスタブを接続する場合に比べてスタブ間の間隔をさらに狭くすることができ、高周波スイッチのさらなる小型化を図ることも可能になる。

[0098]

上記の各実施例においては、2つの端子間を導通させたり遮断したりするいわゆる SPST (Single Pole Single Through、1対1) スイッチの例について説明してきたが、本発明の高周波スイッチを複数個用いれば、いわゆる SPxT (Single Pole x Through、1対3) スイッチを構成することもできる。

[0099]

図17に、本発明の髙周波スイッチのさらに別の実施例の概略図を示す。図1

7は特徴部分のみを示すために簡略化した図で、図1と同一もしくは同等の部分 には同じ記号を付し、その説明を省略する。

## [0100]

図17に示した高周波スイッチ80においては、図14に示した高周波スイッチ60を2つ用いて、その一端同士を接続して3番目の端子としたものである。図17において、一方の高周波スイッチ60の一端は端子81に接続され、他方のの高周波スイッチ60の一端は端子82に接続され、2つの高周波スイッチ60の他端同士は互いに接続されるとともに端子83に接続されている。そして、その接続点から各高周波スイッチ60における最も近いスタブ線路電極の接続点までの主線路電極12の長さを、高周波信号に対する電気長が略90°になるように設定している。

## [0101]

このように構成された高周波スイッチ80においては、各高周波スイッチ60がそれぞれ低損失なスイッチとして動作する。しかも、接続点から各高周波スイッチ60における最も近いスタブ線路電極の接続点までの主線路電極12の長さを、高周波信号に対する電気長が略90°になるように設定しているために、一方の高周波スイッチ60がオンで他方の高周波スイッチ60がオフの時に、オフ状態の高周波スイッチ60が主線路電極12に対して無限大のインピーダンスを持つように見える。すなわち、オフ状態の高周波スイッチ60が存在しないのと同じことになる。そのため、不整合やスイッチオン時の挿入損失の少ないSPDT(Single Pole Dual Through、1対2)スイッチが実現できる。

#### [0102]

なお、上記の実施例においては2つの高周波スイッチ60の他端同士の接続点から各高周波スイッチ60における最も近いスタブ線路電極の接続点までの主線路電極12の長さを、高周波信号に対する電気長が略90°になるように設定したが、これは各スタブのFETがオンの時のグランドとの間の抵抗値が十分に小さい理想的な状態の場合である。実際にはこの部分の線路電極12の長さが電気長で約80°になることも考えられる。

#### [0103]

なお、高周波スイッチ80においてはSPDTスイッチを実現しているが、例えば3つ以上の高周波スイッチ60を用いて同様な方法でSPxTスイッチを構成することも可能である。

## [0104]

ところで、上記の各実施例は図1に示した高周波スイッチ10の構造を基本構造としている。そして、高周波スイッチ10においては、スイッチをオフする場合、すなわちFET部分をオンする場合には、ゲートの直流電位をドレインやソースと同じ0Vにしてゲートがドレインおよびソースに対してバイアスされない状態にするとしている。しかしながら、ゲートをバイアスしない状態においても空乏層は存在する。そこで、ゲートをドレインやソースに対して順バイアスにすることによって空乏層をさらに小さくすることが考えられる。

#### [0105]

ゲートをドレインやソースに対して順バイアスにするとゲート電流が流れる。 ゲート幅が長い場合、ゲート電極には抵抗が存在するためにゲート電圧入力端子 に近い位置と遠い位置では電位差が生じる。その結果、図18に示すように、ゲート電圧入力端子に近いほどドレインやソースとの電位差が大きくなって流れる ゲート順方向電流も多くなるという傾向が生じる。ゲート順方向電流が多い部分 ほど空乏層は小さく、そのためドレインとソースの間の抵抗もより小さい。これ を高周波スイッチ10に当てはめれば、スタブ線路電極15の単位長さあたりの FET部分のオン抵抗Ronは、スタブ線路電極15の一端側(主線路電極12 と接続されている側)の方が大きく、他端側の方が小さくなる。これは、少なく ともスタブ線路電極15の一端側を十分に低い抵抗値で接地できればよいという 本発明のポイントから見れば必ずしも理想的とは言えない。

#### [0106]

そこで、図19に、この点を改善した本発明の髙周波スイッチのさらに別の実施例の平面図を示す。図19において、図1と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。なお、FET部分の断面図についても図2と同じであるため省略する。

#### [0107]

図19に示した高周波スイッチ10'において、高周波スイッチ10との違いは、ゲート電極20がスタブ線路電極15の一端側から引き出されてゲート電圧入力端子21に接続されている点だけである。このゲート電極引き出し構成において、ゲート電極20からゲート電圧入力端子21に達するまでの配線に主線路電極12およびグランド電極16と重なる部分があるが、この領域においてはエアーブリッジ構造で一方が他方を跨いでいたり、間に絶縁層を介するなどして両者は絶縁されているものとする。

## [0108]

このように構成された高周波スイッチ10'において、ドレインとソース(スタブ線路電極15とグランド電極16)の直流電位を例えば0Vにしておき、さらにゲート電極20の直流電位を例えば+1Vに設定すると、ゲートがドレインおよびソースに対して順バイアス状態になって空乏層22が小さくなるためにドレインとソースは半導体活性層19を介してスタブ線路電極15の長手方向全体に渡ってほぼ短絡される。

## [0109]

しかも、ゲートをドレインおよびソースに対して順バイアス状態にする場合には、上述のようにゲート電圧入力端子に近いほど単位長さあたりのFET部分のオン抵抗Ronが小さくなるので、高周波スイッチ10'においてはスタブ線路電極15の一端側ほど良好な短絡状態が得られる。その結果、高周波スイッチ10'においては高周波スイッチ10の場合よりも良好なオフ状態を実現することができる。なお、スイッチのオン状態においては、ゲートをドレインおよびソースに対して逆バイアス状態にするので高周波スイッチ10と10'で特性的な違いはない。

## [0110]

このように、高周波スイッチ10'の構成を採用すると、スイッチオフ時の遮断特性を向上させることができる。そして、この構成はスタブ線路電極の一端側の短絡状態を良くするものであるため、図8に示した高周波スイッチ30の場合でも同様に適用することができ、同様の効果を得ることができる。

## [0111]

また、このゲート電極引き出し構成を採用することによって1つのスタブ線路電極あたりのスイッチオフ時の遮断特性を向上させることができるため、複数のスタブ線路電極を用いるスイッチにおいても特性を向上させることができる。すなわち、例えば図14に示した高周波スイッチ60に高周波スイッチ10′のゲート電極引き出し構成を採用する場合、より少ないスタブ線路電極の数で同等のアイソレーション特性が得られるようになる。そして、スタブ線路電極の数を少なくできるということは、その分だけ高周波スイッチの面積を小さくできることを意味する。また、スタブ線路電極の数を少なくできるということは、その分だけスイッチオン時の挿入損失を小さくできることも意味する。そして、この効果は高周波スイッチ10や60のようなSPSTスイッチに限られるものではなく、図17に示す高周波スイッチ80のようなSPDTスイッチを含むSPxTスイッチにおいても同様に得ることができるものである。

#### [0112]

最後に、図20に、本発明の電子装置の一実施例のブロック図を示す。図20において、電子装置90はレーダー装置で、送受信回路91、本発明の高周波スイッチ92、および4つのアンテナ93、94、95、96から構成されている。このうち、高周波スイッチ92は、4つの高周波スイッチを内蔵した1入力4出力の高周波スイッチで、各内蔵スイッチは1つずつ順にオン状態になり、オン状態の内蔵スイッチを介して送受信回路91といずれかのアンテナが接続され、信号の送信および受信がなされる。4つのアンテナ93、94、95、96はいずれもその指向方向が異なっており、高周波スイッチ92の内蔵スイッチを切り換えることによって4つの方向に関するレーダーとして動作させることができる

#### [0113]

このように構成された電子装置90においては、本発明の高周波スイッチ92を用いているために、スイッチオン時の挿入損失が少ないために信号の損失を少なくして低消費電力化を図ることができる。また、スイッチオフ時の遮断特性に優れているために、異なる方向にレーダー波を放射したり異なる方向の物体を検知するといった誤動作も少なくなる。

[0114]

なお、図20においては電子装置としてレーダー装置を示したが、本発明の高 周波スイッチを用いたものであればどのような電子装置であっても構わないもの である。

[0115]

【発明の効果】

本発明の高周波スイッチにおいては、2つの端子間に設けられた主線路電極と、一端が主線路電極の側縁に接続されるとともに他端が接地されたスタブ線路電極と、スタブ線路電極の幅方向に隣接して設けられたグランド電極とを備え、スタブ線路電極の少なくとも一端側の側縁とグランド電極の間の基板部分に、スタブ線路電極およびグランド電極の下まで延在する半導体活性層が形成されるとともに、スタブ線路電極およびグランド電極の間の半導体活性層上にスタブ線路電極の長手方向に沿って伸びるゲート電極が設けられることによってFET構造が形成される。

[0116]

そして、このFETをオンすることによって主線路電極の一部を接地して主線 路電極を流れる高周波信号を遮断し、FETをオフすることによって主線路電極 に流れる高周波信号を導通させるスイッチとして動作させることができる。

[0117]

しかも、本発明の高周波スイッチにおいては、主線路電極をFETの一部にしていないために、スイッチオン時の挿入損失を低くすることができる。また、周波特性のない接地状態が実現されるため、スイッチオフ時に安定して高周波信号を遮断することができる。その結果、高いアイソレーション特性を得ることができる。

[0118]

また、本発明の電子装置によれば、本発明の高周波スイッチを用いることによって、低消費電流化と誤動作の低減を図ることができる。

【図面の簡単な説明】

【図1】

本発明の髙周波スイッチの一実施例を示す平面図である。

【図2】

図1の高周波スイッチのA-A断面拡大図である。

【図3】

図1の高周波スイッチのオフ時の等価回路図である。

【図4】

図1の高周波スイッチのオフ時の実質的な等価回路図である。

【図5】

図1の高周波スイッチのオン時の等価回路図である。

【図6】

図1の高周波スイッチのオン時の実質的な等価回路図である。

【図7】

図1の高周波スイッチのスイッチ特性を示す特性図である。

【図8】

本発明の高周波スイッチの別の実施例を示す平面図である。

【図9】

図8の高周波スイッチのオフ時の実質的な等価回路図である。

【図10】

図8の高周波スイッチのバリエーションを示す平面図である。

【図11】

本発明の高周波スイッチのさらに別の実施例を示す平面図である。

【図12】

本発明の高周波スイッチのさらに別の実施例を示す平面図である。

【図13】

図12の高周波スイッチのスイッチ特性を示す特性図である。

【図14】

本発明の髙周波スイッチのさらに別の実施例を示す平面図である。

【図15】

図14の高周波スイッチのスイッチ特性を示す特性図である。

【図16】

本発明の高周波スイッチのさらに別の実施例を示す平面図である。

【図17】

本発明の高周波スイッチのさらに別の実施例を示す平面図である。

【図18】

ゲート電極上の位置とゲート順方向電流の関係を示す特性図である。

【図19】

本発明の高周波スイッチのさらに別の実施例を示す平面図である。

【図20】

本発明の電子装置の一実施例を示すブロック図である。


【符号の説明】

- 10、30、40、50、60、70、80、10'…高周波スイッチ
- 11…半導体基板
- 12…主線路電極
- 13、14、81、82、83…端子
- 15, 41, 42, 51, 52, 61, 62, 63, 64, 71, 72, 73,
- 74…スタブ線路電極
- 16…グランド電極
- 17…主線路
- 18、31…スタブ
- 19、32…半導体活性層
- 20、33…ゲート電極
- 21…ゲート電圧入力端子
- 22…空乏層
- 90…電子装置


【書類名】

図面


【図1】




【図2】




【図3】




## 【図4】




【図5】




# 【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】













# 【図19】



# 【図20】



【書類名】

要約書

【要約】

【課題】 高い周波数まで利用でき、スイッチオン時の挿入損失が少なく、しかもスイッチオフ時の信号遮断性能の高い高周波スイッチおよびそれを用いた電子装置を提供する。

【解決手段】 2つの端子13、14間に設けられた主線路電極12と、一端が主線路電極12の側縁に接続されるとともに他端が接地されたスタブ線路電極15と、スタブ線路電極15の幅方向に隣接して設けられたグランド電極16とを備え、スタブ線路電極15の少なくとも一端側の側縁とグランド電極16の間の基板部分に、スタブ線路電極15およびグランド電極16の下まで延在する半導体活性層19を形成するとともに、半導体活性層19上にスタブ線路電極15の長手方向に沿って伸びるゲート電極20を設けてFET構造を形成する。

【選択図】

図1.

## 出願人履歴情報

識別番号

[000006231]

1. 変更年月日

1990年 8月28日

[変更理由]

新規登録

住 所

京都府長岡京市天神二丁目26番10号

氏 名

株式会社村田製作所